台湾专利TW201301480A 半導體積體電路的靜電破壞（ｅｓｄ）保護電路

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
[課題]提供一種當相反連接電池時，可防止流通大電流而受到破壞CDM(Charged Device Model，元件充電模式)的ESD(靜電破壞)保護電路。[解決手段]形成為在CDM用的ESD保護電路的OFF電晶體(11、13)串聯插入電晶體元件，俾使寄生二極體與前述OFF電晶體的寄生二極體呈相反方向的電路構成。
公开号:TW201301480A
申请号:TW101109494
申请日:2012-03-20
公开日:2013-01-01
发明作者:Minoru Sudo
申请人:Seiko Instr Inc；
IPC主号:H01L23-00

专利说明:
半導體積體電路的靜電破壞(ESD)保護電路
本發明係關於即使在電池弄錯而正負相反連接時，亦不會流通大電流而受到破壞的ESD保護元件。
習知的半導體積體電路(以下記載為IC)的輸入電路已知有如第4圖所示之電路(參照例如專利文獻1)。
在IC係有：正電源端子121、負電源端子122、及至少1個輸入端子120，在正電源端子121連接有電池101的正端子，在負電源端子122連接有電池101的負端子。在輸入端子120與負電源端子122之間，通常在IC的PAD近旁配置有主要的ESD保護電路100。
有接收輸入端子120之訊號的內部電路(例如反相器)130，以用以保護其閘極免於ESD(靜電破壞)的CDM(Charged Device Model，元件充電模式)對策而言，ESD保護電路110被配置在內部電路130的附近。ESD保護電路110係由Nch電晶體11、Pch電晶體13、及電阻15所構成。Nch電晶體11的汲極與Pch電晶體13的汲極被連接在內部電路130的閘極，Nch電晶體11的閘極與源極與基板係被連接在VSS，Pch電晶體13的閘極與源極與基板係被連接在VDD。Nch電晶體11與Pch電晶體13係形成為OFF狀態(高阻抗狀態)，在平常的動作狀態下，內部電路的動作與有無Nch電晶體11與Pch電晶體13並無關連。電阻15係為了保護ESD，可意圖性插入某值(例如1kΩ程度)的電阻，亦可藉由IC的配線，而形成為寄生電阻。
在CDM中，在IC以高電壓而呈帶電的狀態下由輸入端子120放電時，內部電路130的基板側的電荷係透過基板或主ESD保護電路100而快速放電。另一方面，內部電路130的閘極的電荷係被設在內部電路130的閘極與正電源端子121及負電源端子122之間的OFF電晶體11、13崩潰(break down)而快速放電。因此，可防止對內部電路的閘極施加高電壓，而可防止在CDM的破壞。
其中，二極體11D與13D係分別表示Nch電晶體11與Pch電晶體13的寄生二極體。
在第5圖中顯示IC之佈局的影像圖之例。有連接在VDD端子的VDD PAD、連接在IN端子的IN PAD、及連接在VSS端子的VSS PAD的3個PAD，在IN PAD的近旁佈局有主要的ESD保護電路100。在IC的內部佈局有內部電路130，在其近旁佈局有CDM對策用的ESD保護電路110。
在第5圖中係僅形成為3個PAD，但是一般在IC係包含有更多的PAD及電路。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開平7-153846號公報(第1圖)
但是，習知的保護電路係在相反連接電池的正負時，作為ESD保護元件的電晶體的寄生二極體呈順向偏壓，因此會有電流流動而發熱而劣化的課題。
因此，本發明之目的在解決如習知技術之如上所示的課題，目的在提供一種即使相反連接電池，亦不會有電流流通的情形的ESD保護電路。
本發明係形成為與CDM用的ESD保護電路的OFF電晶體串聯插入寄生二極體與OFF電晶體的寄生二極體呈相反方向的電晶體元件的電路構成，藉此解決上述課題。
藉由如以上所示之本發明之ESD保護電路，即使相反連接電池，亦可防止在IC流通大電流。
參照圖示，說明用以實施本發明之形態。 [實施例1]
第1圖係顯示本發明之ESD保護電路之第一實施例的電路圖。本發明之ESD保護電路110係由Nch電晶體11、Pch電晶體12、13、14、及電阻15所構成。電阻15係與習知技術同樣，亦可為即使意圖性插入，亦為藉由配線所致的寄生電阻。
Nch電晶體11係閘極與源極與基板連接於VSS，汲極連接於Pch電晶體12的源極與基板。Pch電晶體12係閘極連接於VSS，汲極連接於內部電路130的閘極、電阻15、Pch電晶體13的汲極、及Pch電晶體14的閘極。Pch電晶體14係汲極連接於VDD，源極與基板連接於Pch電晶體13的源極與基板。Pch電晶體13係閘極連接於VDD，汲極連接於內部電路130的閘極、電阻15、Pch電晶體12的汲極、及Pch電晶體14的閘極。11D、12D、13D、14D係分別表示Nch電晶體11、及Pch電晶體12、13、14的寄生二極體。
若與習知的ESD保護電路第4圖相比較，Nch電晶體11與Pch電晶體13係與習知技術相同作為OFF電晶體來發揮功能，追加有Pch電晶體12與14。
接著，說明將電池正常連接時、及相反連接時的動作。第1圖係顯示將電池正常連接的狀態。在該狀態下，Nch電晶體11與Pch電晶體13係與習知技術同樣地作為OFF電晶體來發揮功能，因此形成為高阻抗，即使追加Pch電晶體12與14，亦不會有對動作造成影響的情形。
接著，若以CDM在IC以高電壓而呈帶電的狀態下由輸入端子120放電時，假設即使相對於VSS端子，內部電路130的閘極欲成為高電位，亦由於Pch電晶體12進行ON，因此內部電路130的閘極的電壓會施加至Nch電晶體11的汲極，Nch電晶體11作為OFF電晶體而崩潰，藉此在內部電路130的閘極與VSS間並不會施加高電壓差。另一方面，即使相對於VSS端子，內部電路130的閘極欲成為低電位，亦由於Nch電晶體11的寄生二極體11D進行ON，因此VSS的電壓會大致施加至Pch電晶體12的源極，Pch電晶體12作為OFF電晶體而崩潰，藉此在內部電路130的閘極與VSS間並不會施加高電壓差。
同樣地，即使相對於VDD端子，內部電路130的閘極電位欲成為高電位，亦由於Pch電晶體13進行ON，因此VDD的電壓會施加至Pch電晶體14的源極與基板，Pch電晶體14作為OFF電晶體而崩潰，藉此在內部電路130的閘極與VDD間並不會施加高電壓差。另一方面，即使相對於VDD端子，內部電路130的閘極欲成為低電位，亦由於Pch電晶體14進行ON，VDD的電壓會施加至Pch電晶體13的汲極，Pch電晶體13作為OFF電晶體而崩潰，藉此在內部電路130的閘極與VDD間並不會施加較高的電壓差。
亦即，作為CDM的ESD保護電路發揮與習知技術同樣的功能。
另一方面，若將電池相反連接時，在VDD與VSS間並沒有以順向連接二極體的路徑(逆向二極體必定形成串聯)，因此並不會有如習知技術般電流流通的情形。此外，即使輸入端子120被連接於VDD或VSS，亦在輸入端子120與VDD間或VSS間，沒有以順向連接二極體的路徑(逆向二極體必定形成串聯)，因此並沒有電流流通的情形。
在第2圖顯示Nch電晶體11與Pch電晶體12、13、14的剖面圖。該等電晶體係透過電阻15而被連接於輸入端子120(IN)，但是在此係省略電阻15。在P基板上有第一Nwell與第二Nwell，在第一Nwell中，製作Pch電晶體13、14，且在第二Nwell中製作Pch電晶體12。
如前所述，Nch電晶體11與Pch電晶體12係在VSS與內部電路130的閘極輸入間，具有對CDM的效果，Pch電晶體13與14係在VDD與內部電路130的閘極輸入間，具有對CDM的效果，因此即使僅為內部電路與VDD或VSS間的單側，亦具有對CDM的效果，乃清楚可知。 [實施例2]
在第3圖顯示本發明之ESD保護電路之第二實施例。與第2圖不同之處在於：Pch電晶體13與14在VDD與內部電路的輸入閘極間進行替換。亦即，Pch電晶體13的閘極與源極與基板係連接於VDD，汲極係連接於Pch電晶體14的汲極，Pch電晶體14的源極與基板與閘極係連接於Pch電晶體12的汲極、電阻15及內部電路130的閘極。
與實施例1同樣地，在正常連接電池的狀態(第3圖的狀態)下，電晶體13、14係呈OFF(高阻抗狀態)，因此並不會有對動作造成影響的情形。
接著，若以CDM在IC以高電壓而呈帶電的狀態下由輸入端子120放電時，假設即使相對於VDD端子，內部電路130的閘極欲成為高電位，亦由於Pch電晶體13的寄生二極體13D成為順向，因此對Pch電晶體14的汲極係施加大致與VDD相同的電壓，Pch電晶體14作為OFF電晶體而崩潰，藉此在內部電路130的閘極與VDD間並不會施加高電壓差。另一方面，即使相對於VDD端子，內部電路130的閘極欲成為低電位，亦由於Pch電晶體14的寄生二極體14D呈順向，因此對Pch電晶體13的汲極係施加大致與內部電路130的閘極相同的電壓，Pch電晶體13作為OFF電晶體而崩潰，藉此在內部電路130的閘極與VDD間並不會施加高電壓差。
若將電池相反連接時，係與實施例1同樣地，在VDD與VSS間沒有順向連接二極體的路徑(逆向二極體必定形成串聯)，因此不會有電流流動的情形。此外，即使輸入端子120被連接在VDD或VSS，亦在輸入端子120與VDD間或VSS間，沒有順向連接二極體的路徑(逆向二極體必定形成串聯)，因此不會有電流流動的情形。
此外，CDM用的ESD保護元件的Nch電晶體11、Pch電晶體12、13、14的W長(電晶體寬幅)之目的在逸逃內部電路130的閘極的電荷，小於主ESD保護元件100的W長，充分具有效果，亦可為W=50μm以下。
11‧‧‧Nch電晶體
11D‧‧‧Nch電晶體11的寄生二極體
12‧‧‧Pch電晶體
12D‧‧‧Pch電晶體12的寄生二極體
13‧‧‧Pch電晶體
13D‧‧‧Pch電晶體12的寄生二極體
14‧‧‧Pch電晶體
14D‧‧‧Pch電晶體12的寄生二極體
15‧‧‧電阻
100‧‧‧主ESD保護元件
101‧‧‧電池
110‧‧‧CDM用ESD保護元件
120‧‧‧IN端子(輸入)
121‧‧‧VDD端子
122‧‧‧VSS端子(GND)
130‧‧‧內部電路
第1圖係本發明之第一實施例的ESD保護電路。
第2圖係本發明之第一實施例的ESD保護電路的剖面圖。
第3圖係本發明之ESD保護電路之第二實施例。
第4圖係顯示習知之ESD保護電路的圖。
第5圖係IC佈局的影像圖。
11‧‧‧Nch電晶體
11D‧‧‧Nch電晶體11的寄生二極體
12‧‧‧Pch電晶體
12D‧‧‧Pch電晶體12的寄生二極體
13‧‧‧Pch電晶體
13D‧‧‧Pch電晶體12的寄生二極體
14‧‧‧Pch電晶體
14D‧‧‧Pch電晶體12的寄生二極體
15‧‧‧電阻
100‧‧‧主ESD保護元件
101‧‧‧電池
110‧‧‧CDM用ESD保護元件
120‧‧‧IN端子(輸入)
121‧‧‧VDD端子
122‧‧‧VSS端子(GND)
130‧‧‧內部電路

权利要求:
Claims (6)
[1] 一種半導體積體電路的靜電破壞(ESD)保護電路，其係在至少具備有：正的電源端子、負的電源端子、輸入端子、及被連接在前述輸入端子的內部電路的半導體積體電路所設置的ESD保護電路，其特徵為具有：Nch電晶體，其係閘極與源極與基板被連接於前述負的電源端子；及第一Pch電晶體，其係閘極被連接於前述負的電源端子，汲極被連接於前述內部電路的閘極，源極與基板被連接於前述Nch電晶體的汲極。
[2] 如申請專利範圍第1項之半導體積體電路的靜電破壞(ESD)保護電路，其中，前述Nch電晶體與前述第一Pch電晶體的寬幅為50μm以下。
[3] 一種半導體積體電路的靜電破壞(ESD)保護電路，其係在至少具備有：正的電源端子、負的電源端子、輸入端子、及被連接在前述輸入端子的內部電路的半導體積體電路所設置的ESD保護電路，其特徵為具有：Nch電晶體，其係閘極與源極與基板被連接在前述負的電源端子；第一Pch電晶體，其係閘極被連接在前述負的電源端子，汲極被連接在前述內部電路的閘極，源極與基板被連接在前述Nch電晶體的汲極；第二Pch電晶體，其係閘極被連接在前述正的電源端子，汲極被連接在前述內部電路的閘極；及第三Pch電晶體，其係閘極被連接在前述內部電路的閘極，汲極被連接在前述正的電源端子，源極與基板被連接在前述第二Pch電晶體的源極與基板。
[4] 如申請專利範圍第3項之半導體積體電路的靜電破壞(ESD)保護電路，其中，前述Nch電晶體與前述第一Pch電晶體的寬幅為50μm以下。
[5] 一種半導體積體電路的靜電破壞(ESD)保護電路，其係在至少具備有：正的電源端子、負的電源端子、輸入端子、及被連接在前述輸入端子的內部電路的半導體積體電路所設置的ESD保護電路，其特徵為具有：Nch電晶體，其係閘極與源極與基板被連接於前述負的電源端子；第一Pch電晶體，其係閘極被連接在前述負的電源端子，汲極被連接在前述內部電路的閘極，源極與基板被連接在前述Nch電晶體的汲極；第二Pch電晶體，其係閘極與源極與基板被連接在前述正的電源端子；及第三Pch電晶體，其係閘極與源極與基板被連接在前述內部電路的閘極，汲極被連接在前述第二Pch電晶體的汲極。
[6] 如申請專利範圍第5項之半導體積體電路的靜電破壞(ESD)保護電路，其中，前述Nch電晶體與前述第一Pch電晶體的寬幅為50μm以下。

类似技术:

公开号 | 公开日 | 专利标题

TWI570884B|2017-02-11|Electrostatic Damage | Protection Circuit for Semiconductor Integrated Circuits

US7420789B2|2008-09-02|ESD protection system for multi-power domain circuitry

KR101145785B1|2012-05-16|집적회로

US8830640B2|2014-09-09|Electrostatic discharge protection circuit

US20120243133A1|2012-09-27|Electrostatic discharge protection circuit

JP4516102B2|2010-08-04|Ｅｓｄ保護回路

TWI524495B|2016-03-01|具有閘極介電質保護之裝置

US8879220B2|2014-11-04|Electrostatic discharge protection circuit

JP2013030573A|2013-02-07|半導体装置

US8040646B2|2011-10-18|Input/output buffer and electrostatic discharge protection circuit

JP2017037949A|2017-02-16|半導体装置

US7675722B2|2010-03-09|Device to protect semiconductor device from electrostatic discharge

TWI655818B|2019-04-01|積體電路的靜電放電防護裝置

KR101239102B1|2013-03-06|Ｅｓｄ보호 회로

JP2011119415A|2011-06-16|半導体集積装置

US6657836B2|2003-12-02|Polarity reversal tolerant electrical circuit for ESD protection

KR20090087333A|2009-08-17|정전기 방전 회로

JP2006093598A|2006-04-06|半導体集積回路

KR20090069665A|2009-07-01|정전기 방전 보호회로

JP6624912B2|2019-12-25|半導体装置

KR101093623B1|2011-12-15|반도체 장치의 과전압 보호 회로 및 그의 과전압 보호 방법

CN101394081A|2009-03-25|低电容的静电放电保护设计

US20120188669A1|2012-07-26|Semiconductor integrated circuit

KR20090066490A|2009-06-24|정전기 방전 회로

TWI429052B|2014-03-01|靜電放電防護元件

同族专利:

公开号 | 公开日

US8675323B2|2014-03-18|

KR101870995B1|2018-06-25|

CN102738782A|2012-10-17|

KR20120112129A|2012-10-11|

US20120250198A1|2012-10-04|

JP5603277B2|2014-10-08|

TWI570884B|2017-02-11|

JP2012209362A|2012-10-25|

CN102738782B|2016-02-10|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

JPS6042630B2|1976-12-17|1985-09-24|Nippon Electric Co||

US4282556A|1979-05-21|1981-08-04|Rca Corporation|Input protection device for insulated gate field effect transistor|

JP2570609B2|1993-11-30|1997-01-08|日本電気株式会社|半導体集積回路装置|

US5536977A|1993-11-30|1996-07-16|Siliconix Incorporated|Bidirectional current blocking MOSFET for battery disconnect switching|

US5576635A|1995-02-14|1996-11-19|Advanced Micro Devices, Inc.|Output buffer with improved tolerance to overvoltage|

US6552372B2|2001-04-05|2003-04-22|Taiwan Semiconductor Manufacturing Co., Ltd|Integrated circuit having improved ESD protection|

US6867957B1|2002-10-09|2005-03-15|Pericom Semiconductor Corp.|Stacked-NMOS-triggered SCR device for ESD-protection|

CA2424473A1|2003-04-04|2004-10-04|Siemens Milltronics Process Instruments Inc.|Circuit for loss-less diode equivalent|

US7129652B2|2004-03-26|2006-10-31|Texas Instruments Incorporated|System and method for driving a plurality of loads|

US20050237682A1|2004-04-26|2005-10-27|Taiwan Semiconductor Manufacturing Co.|Novel ESD protection scheme for core devices|

CN101039027B|2007-05-10|2010-05-26|北京中星微电子有限公司|改进的静电放电保护电路|

JP2009218296A|2008-03-07|2009-09-24|Rohm Co Ltd|保護回路|JP5915246B2|2012-02-22|2016-05-11|株式会社ソシオネクスト|保護回路および半導体集積回路|

CN103023005B|2012-11-30|2015-02-04|无锡中星微电子有限公司|静电保护电路及其电池保护电路|

US9035393B2|2013-01-31|2015-05-19|Taiwan Semiconductor Manufacturing Co., Ltd.|Method and apparatus for forming an integrated circuit with a metalized resistor in a standard cell configuration|

JP6243720B2|2013-02-06|2017-12-06|エスアイアイ・セミコンダクタ株式会社|Ｅｓｄ保護回路を備えた半導体装置|

US9082617B2|2013-12-17|2015-07-14|Taiwan Semiconductor Manufacturing Co., Ltd.|Integrated circuit and fabricating method thereof|

WO2015133219A1|2014-03-06|2015-09-11|アルプス電気株式会社|半導体集積回路装置及びこれを備えたセンシングモジュール|

US9954356B2|2015-05-15|2018-04-24|Analog Devices, Inc.|Electrostatic discharge protection circuits for radio frequency communication systems|

DE102015122109A1|2015-12-17|2017-06-22|Tdk-Micronas Gmbh|Spannungsfester Schalter|

JP6680102B2|2016-06-16|2020-04-15|富士電機株式会社|半導体集積回路装置|

CN112383039A|2020-11-13|2021-02-19|珠海格力电器股份有限公司|一种芯片静电防护电路|

CN113314519A|2021-06-10|2021-08-27|深圳市微源半导体股份有限公司|一种芯片io引脚的esd保护电路|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

JP2011072736A|JP5603277B2|2011-03-29|2011-03-29|半導体集積回路のｅｓｄ保護回路|

[返回顶部]